EPEL 7 Testing for aarch64 : / usr /share /xschem /xschem /library /devices

• ammeter.sym
• arch_declarations.sym
• architecture.sym
• assign.sym
• attributes.sym
• bus_connect.sym
• bus_connect_not_shown.sym
• capa.sym
• cccs.sym
• ccvs.sym
• code.sym
• conn_3x1.sym
• conn_8x1.sym
• connect.sym
• connector.sym
• delay.sym
• delay_hsp.sym
• delay_line.sym
• diode.sym
• flash_cell.sym
• generic.sym
• generic_pin.sym
• gnd.sym
• ind.sym
• iopin.sym
• ipin.sym
• isource.sym
• isource_arith.sym
• isource_pwl.sym
• k.sym
• lab_pin.sym
• lab_wire.sym
• launcher.sym
• led.sym
• netlist.sym
• netlist_at_end.sym
• netlist_not_shown.sym
• nmos.sym
• nmos3.sym
• nmos4.sym
• noconn.sym
• npn.sym
• opin.sym
• package.sym
• package_not_shown.sym
• param.sym
• param_agauss.sym
• parax_cap.sym
• pmos.sym
• pmos3.sym
• pmos4.sym
• pmoshv4.sym
• pmosnat.sym
• pnp.sym
• port_attributes.sym
• res.sym
• spice_probe.sym
• spice_probe_vdiff.sym
• switch.sym
• switch_hsp.sym
• switch_hsp_pwl.sym
• title.sym
• tline_hsp.sym
• use.sym
• vccs.sym
• vcr.sym
• vcvs.sym
• vdd.sym
• verilog_delay.sch
• verilog_delay.sym
• verilog_timescale.sym
• vsource.sym
• vsource_arith.sym
• vsource_pwl.sym
• zener.sym

Generated by rpm2html 1.8.1

Fabrice Bellet, Tue Jul 9 13:33:21 2024